記事 ID: 000083430 コンテンツタイプ: エラーメッセージ 最終改訂日: 2015/02/05

エラー (175020): Altera LVDS SERDES の一部であるLVDS_CHANNELに対する不正な制約

環境

  • インテル® Quartus® Prime 開発ソフトウェア
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    このエラーは、rx-CDR モードAltera LVDS SERDES IP を使用していて、Arria® 10 および Cyclone® 10 GX デバイスにある特定のピン制約がある場合に表示されます。

    Rx-CDR モードのAltera LVDS SERDES IP は、専用の偶数チャネルにのみ配置できます。

    解決方法

    Rx-CDR モードで使用できるピンを識別するには、ピンアウトファイルのデバイスの専用 Tx/Rx チャネル列を 参照してください 。偶数のピンペアのみ使用できます。 例えば、LVDS2K_1は使用せず、LVDS2K_2も使用できます。

    関連製品

    本記事の適用対象: 5 製品

    インテル® Arria® 10 GX FPGA
    インテル® Arria® 10 GT FPGA
    インテル® Arria® 10 SX SoC FPGA
    インテル® Arria® 10 FPGA & SoC FPGA
    インテル® Cyclone® 10 GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。