以前に宣言されたエラー-[MPD] モジュール

インテル® Quartus® II ソフトウェアの MegaWizard™ プラグイン・マネージャーによって作成された 2 つ以上の IP バリエーションがデザインに含まれている場合、シミュレーション中に Synopsys VCS または VCS MX でこのエラーが表示されることがあります。このエラーは、デザインに同じ IP コアのバリエーションが複数ある場合や、IP コアが異なる場合に生じる場合がありますが、コアのシミュレーション・ファイルが重複している場合に生じます。各 IP コアについて 、<>_simディレクトリーに完全なシミュレーション・ファイル・セットが追加され、他の IP コアと共有される可能性のあるファイルも含まれます。例えば、一部の SystemVerilog パッケージは IP コアを多重化することが一般的です。

このエラーは、すべての IP バリエーション (重複するファイル名を含む) のすべてのシミュレーション・ファイル名のリストが VCS コマンドラインに追加された場合に発生します。このファイルセットには、<2007/eda/sim_libディレクトリー構造にインストールされているシミュレーション・ライブラリー・ファイル>コピーは含まれません。

この問題を回避するには、次のいずれかの手順を実行します。

• VCS コマンドラインから重複するファイル名を手動で削除するには、重複するファイルのセットごとに 1 つのファイルのみを指定します。重複するファイルを識別するには、同じ名前を持ち、別のディレクトリーに存在するファイルを探します (例えば、<>_sim/_sim/www.sv、<スジネーション 2>_sim/www.sv)。また、重複するファイル名の内容を比較して、ファイルが重複していることを確認する必要があります。

• または、各 IP シミュレーション・ファイル・セットを独自のライブラリーに個別にコンパイルします。 vlogan VCS MX インストールには含まれていますが、VCS (VCSi) のインストールには含まれていない VCS MX ユーザーガイドに記載されているコマンド。Synopsys のウェブサイトから VCS MX ユーザーガイドを入手することもできます。ライブラリーを個別にコンパイルするには、次の手順に従ってください。
  1. すべての IP バリエーションを識別し、それぞれに適したディレクトリーを作成します。各ディレクトリーは、IP バリエーションのために中間 VCS ライブラリー・ファイルを保持しています。例えば、IP バリエーションが 2 つある場合 ip_var1 ip_var2 、2 つのディレクトリーを作成します。 ./ip_var1_lib ./ip_var2_lib
  2. まだ存在しない場合は、次の名前のファイルを作成します。 synopsys_sim.setup.このファイルには、論理ライブラリー名から物理ディレクトリーの場所へのマッピングが含まれています。IP バリエーションごとに、論理ライブラリー名から物理ディレクトリー名へのマッピングを追加します。例えば、2 つの IP バリエーションの場合 ip_var1 そして ip_var2に次の 2 行を追加します。 synopsys_sim.setup ファイル：

     ip_var1: ./ip_var1_lib
ip_var2: ./ip_var2_lib

  3. ステップ 2 では、Quartus® II シミュレーション・ライブラリー・ディレクトリー(<2007/eda/sim_lib)からライブラリーを追加し>シミュレーション・モデル・ライブラリー用のライブラリー・サブディレクトリー Altera作成し、synopsys_sim.setupファイル内の論理ライブラリー名へのマッピングを追加します。これらのライブラリーは、Quartus® II ハンドブック第 3 巻のシミュレーション・セクションで説明されています。
  4. 次を作成して作業ライブラリーを作成します。 ./work ディレクトリーを論理ディレクトリーにマッピングします。 work ライブラリーに次の行を追加します。 synopsys_sim.setup ファイル：

     work: ./work

  5. 次のコマンドを含むシェルスクリプトを作成します。
     1. IP バリエーションごとに、次のコマンドを追加して、すべての SystemVerilog ファイルをコンパイルします。

        vlogan -sverilog -work ip_var1

     2. IP バリエーションごとに、次のコマンドを追加して、すべての標準 Verilog HDL ファイルをコンパイルします。

        vlogan v2k -work ip_var1

     3. インテル® Quartus® II シミュレーション・ライブラリーを手動でコンパイルすることにより、個別のライブラリーにコンパイルします。 vlogan コマンド (IP バリエーションごとにシミュレーション・ファイルをコンパイルするのと同様)。または、EDA シミュレーション・ライブラリー・コンパイラーを使用して、インテル® Quartus® II シミュレーション・ライブラリーをコンパイルし、次のコマンドを実行します。

        quartus_sh --simlib_comp -tool vcsmx -language verilog -family

        EDA Simulation Library Compiler を使用したシミュレーション・ライブラリーのコンパイルの詳細については、 インテル® Quartus® II ソフトウェアでのシミュレーション・ライブラリーのコンパイル インテル® Quartus® II のヘルプおよび Alteraデザインのシミュレーション 第 3 巻の章 インテル® Quartus® II ハンドブック.
  6. テストベンチ・ファイルやその他のファイルを以下のように作業ライブラリーにコンパイルします。 vlogan コマンド。例えば

     vlogan -work work

  7. トップレベルのモジュールを弗彺にし、次の VCS コマンドでシミュレーター実行可能ファイルを生成します。

     vcs

     VCS は、次で指定されているすべてのライブラリーを自動的に検索します。 synopsys_sim.setup 未解決モジュールのファイル。ライブラリーの検索順序をさらに制御する場合は、 -lib オプションは VCS MX ユーザーガイド に記載されています。