記事 ID: 000083381 コンテンツタイプ: トラブルシューティング 最終改訂日: 2017/03/13

10GBASE-R IP によって提供されるソフトウェア・デザイン制約 (SDC) は、VHDL 生成ブロック内で IP がインスタンス化されている場合は無効です。

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

VHDL 生成ブロック内で 10GBASE-R IP がインスタンス化されている場合、SDC IP によって提供された情報が無効です。この問題は、インスタンス化するすべての VHDL デザインに影響します。 VHDL 内の IP はブロックを生成します。

解決方法

なし

この問題は今後のバージョンで修正される予定です。 インテル®Quartus® Prime 開発ソフトウェア・スタンダード・エディション

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。