記事 ID: 000083331 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/11/27

dp5 パッチをインストールした後で、Altera PLL がシミュレーションでロックできないのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® II ソフトウェアのバージョン 13.0sp1 用 dp5 パッチをインストールした後、Altera® PLL シミュレーション・モデルが正しく動作しなかったり、ロックされた信号を主張できなかったりする場合があります。

    ダイナミック・フェーズ・ステッピングまたはダイナミック・リコンフィグレーションを使用して PLL をシミュレーションしている場合、この問題が発生します。

    問題はシミュレーション・モデルであるため、ハードウェアに実装しても PLL の動作には影響しません。

    解決方法 この問題は、Quartus® II ソフトウェアのバージョン 13.1 で解決されています。

    関連製品

    本記事の適用対象: 15 製品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。