記事 ID: 000083325 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/03/27

USXGMII オートネゴシエーション・モードの Arria® 10 マルチレート・イーサネット PHY IP がシミュレーションで失敗するのはなぜですか。

環境

    イーサネット 10G MAC インテル® FPGA IP
    低レイテンシー・イーサネット 10G MAC インテル® FPGA IP
    1G 2.5G 5G 10G マルチレート・イーサネット PHY インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Arria® 10 マルチレート・イーサネット PHY IP のデフォルト値であるレジスター・アドレス 0x412 での usxgmii_link_timer は 0x7c000 です。このデフォルトのリセット値では、リンク・タイマーを 1.6ms に設定しますが、これはシミュレーションでは長すぎます。

解決方法

この問題を回避するには、アドレス 0x412に usxgmii_link_timer ビット[19:14]=0x01 を設定して、シミュレーションのオート ネゴシエーション プロセスを高速化します。この変更は、usxgmii_link_timerこのレジスタで可能な最速のリンクタイマ値(0.05ms)に設定されます。

関連製品

本記事の適用対象: 1 製品

インテル® Arria® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。