記事 ID: 000083325 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/03/27

USXGMII オートネゴシエーション・モードのインテル® Arria® 10 マルチレート・イーサネット PHY IP がシミュレーションで失敗する理由

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • イーサネット 10G MAC インテル® FPGA IP
  • 低レイテンシー・イーサネット 10G MAC インテル® FPGA IP
  • 1G 2.5G 5G 10G マルチレート・イーサネット PHY インテル® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    レジスターアドレス0x412のusxgmii_link_timerの インテル® Arria® 10 マルチレート・イーサネット PHY IP のデフォルト値が 0x7c000。 このデフォルトのリセット値は、リンクタイマーを 1.6ms に設定します。これはシミュレーションでは長すぎます。

    解決方法

    この問題を回避するには、アドレス 0x412でビット [14]=1 usxgmii_link_timer 設定して、シミュレーションのオートネゴシエーション・プロセスを高速化します。この変更により 、usxgmii_link_timer=0x4000が設定されます。これは、このレジスターで可能な最速のリンク・タイマー値 (0.05ms) です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。