記事 ID: 000083323 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/08/30

Cadence* Xcelium* シミュレーション・スクリプトは、Arria® 10 FPGAデバイス向けに 100G Interlaken IP のデザイン例が生成されたときに作成されますか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    インテル® FPGA IP 100G Interlaken IP-ILKN/100G
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

いいえ、Cadence* Xcelium* シミュレーション・スクリプトは、Arria® 10 FPGAデバイスを対象とする 100G Interlaken IP デザイン例に対して生成されません。Arria® 10 FPGA デバイスをターゲットにする場合、Modelsim*、NCSim*、および VCS* の 100G Interlaken サンプル・デザイン・テストベンチをシミュレートするためのスクリプトが生成されます。

解決方法

この問題の解決方法はありません。

関連製品

本記事の適用対象: 1 製品

インテル® Arria® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。