記事 ID: 000083323 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/08/30

Cadence* Xcelium* シミュレーション・スクリプトは、インテル® Arria® 10 デバイス用に 100G Interlaken IP サンプルデザインを生成したときに作成されますか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® FPGA IP 100G Interlaken IP-ILKN/100G
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    いいえ、Cadence* Xcelium* シミュレーション・スクリプトは、インテル® Arria® 10 デバイスを対象とした 100G Interlaken IP サンプルデザインでは生成されません。スクリプトは、インテル Arria 10 デバイスをターゲットとする場合、Modelsim*、NCSim*、VCS* の 100G Interlaken サンプルデザイン・テストベンチをシミュレートするために生成されます。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。