記事 ID: 000083321 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/02/21

Deinterlacer II IP コアがシミュレーションで他のすべてのフレームのラインをドロップするのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    デインターレーサー II (4K HDR パススルー) インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Prime 開発ソフトウェア・バージョン 16.1 インテル® Quartus®問題により、Deinterlacer II IP コアが「Bob」のインターレース解除アルゴリズムで構成され 、F0 フィールドごとに 1 つのフレームを生成した場合、シミュレーションで上記の問題が発生する可能性があります。

解決方法

この問題を回避するには、Deinterlacer II IP が F1 フィールドごとに 1つのフレームを生成するように設定します。

この問題は、インテル Quartus Prime ソフトウェア・バージョン 17.1 で修正されています。

関連製品

本記事の適用対象: 9 製品

インテル® Arria® 10 FPGA & SoC FPGA
インテル® Cyclone® 10 FPGA
インテル® MAX® 10 FPGA
Arria® II FPGA
Arria® V FPGA & SoC FPGA
Cyclone® IV FPGA
Cyclone® V FPGA & SoC FPGA
Stratix® IV FPGA
Stratix® V FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。