VCS/VCSMX シミュレーターで実行する際の JESD204B IP コア・デザイン例シミュレーションのハングアップ

JESD204B IP コア・デザイン例のシミュレーションがハングアップする場合 VCS または VCSMX シミュレーターを使用してシミュレーションファイルを実行します。

この問題は、JESD204B をサポートするすべてのバージョンに影響します。 IP コア。

デザイン例のシミュレーションの場合、デバッグ・オプションを無効にすることができます。 ハング。

VCS シミュレーターの場合、以下の手順に従ってください。

1. ed_sim/testbench/synopsys/vcs/run_tb_top.sh ファイルを開きます。 次の行を変更します。

. TOP_LEVEL_NAME="tb_top" SKIP_ELAB=1 SKIP_SIM=1 USER_DEFINED_ELAB_OPTIONS="-debug_pp"

<> . TOP_LEVEL_NAME="tb_top" SKIP_ELAB=1 SKIP_SIM=1 USER_DEFINED_ELAB_OPTIONS=""

./simv -ucli -l sim.log -do

<> ./simv -l sim.log

2. ed_sim/testbench/models/tb_top.sv ファイルを開いて変更します 次の行:

(0);

<> ;

VCSMX シミュレーターの場合、以下の手順に従ってください。

1. ed_sim/testbench/synopsys/vcsmx/run_tb_top.sh ファイルを開きます。 次の行を変更します。

vcs -lca -t ps -debug_pp

<> vcs -lca -t ps

./simv -ucli -l record.log -do

<> ./simv -l record.log

2. ed_sim/testbench/models/tb_top.sv ファイルを開いて変更します 次の行:

(0);

<> ;