記事 ID: 000083305 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/06/12

PCI Express* のハード IP でデータリンクレイヤーがダウンしているのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 ソフトウェア・バージョン 15.0 以前の PCIe* ソリューションのAvalon® MM インターフェイスでは、データリンク層のアクティブ・レポーティングとサプライズ・ダウン・レポーティングを有効にすることはできません。 したがって、 derr_cor_ext_rpl、derr_rpl、dlup およびdlup_exit シグナルは有用な情報を示すものではありませんので、無視してください。
    解決方法 この機能は、Quartus® II ソフトウェアのバージョン 15.0.1 以降のソフトウェアに追加されました。

    関連製品

    本記事の適用対象: 15 製品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。