記事 ID: 000083267 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

PCI Express の IP コンパイラーが、PCIe 仕様で指定されている最大ペイロード・サイズ (MPS) を最大 4096 バイトまでサポートしないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

現在市場では、ほとんどのデバイスが 256 バイト以下の MPS をサポートしています。任意の PCIe で使用されている MPS 値に注意してください。® リンクは、いずれかのリンクパートナーのデバイス機能レジスター (デバイス機能レジスターのビット [2:0]) に設定された最も低い MPS 設定と同等またはそれ未満である必要があります。例えば、MPS 値 256 バイトの PCI Express IP コンパイラーを設定し、システムの電源が入った後で MPS 値 128 バイトの別の PCIe デバイスに接続した場合、ルート・コンプレックスはデバイス機能レジスターのこれらの MPS 設定の両方を考慮し、各デバイスのデバイス制御レジスタービット [7:5] に共通の MPS 値を書き込みます。

PCI Express の IP コンパイラーを使用して、デバイス機能レジスターの MPS 設定を変更できます。

許容値はデバイスに依存しており、PCI Express ユーザーガイドの IP コンパイラーで指定されています。

関連製品

本記事の適用対象: 1 製品

Stratix® IV GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。