記事 ID: 000083264 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/12/10

Stratix® V および Arria® V GZ デバイスのパラメーター・エディターで、「CK/CK# フェーズの追加」オプションがグレーアウトされているのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • UniPHY インテル® FPGA IP 搭載 DDR3 SDRAM コントローラー
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    メモリークロックのカスタム・フェーズ・シフトが、そのデバイスとプロトコルではサポートされていないため、パラメーター・エディターでは「CK/CK# フェーズの追加」オプションがグレーアウトされます。

    解決方法

    Stratix® V および Arria® V GZ デバイスは、周波数 150MHz 以上の UniPHY ベースの DDR2 メモリー・コントローラーでのみこのオプションをサポートします。

    関連製品

    本記事の適用対象: 5 製品

    Stratix® V GT FPGA
    Arria® V GZ FPGA
    Stratix® V GX FPGA
    Stratix® V GS FPGA
    Stratix® V E FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。