記事 ID: 000083261 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

FPGAバージョンにはなかった HardCopy III デバイスで I/O タイミング違反が発生するのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェア・バージョン 9.0 SP1 以前では、HardCopy® III デバイスの遅延チェーン値が Time Columbus Timing Analyzer に正しく反映されていません。その結果、不正なタイミング違反が I/O タイミングパスで報告される場合があります。

Time Customization Timing Analyzer で遅延チェーン値を正しく表示するには、--force_dat オプションを使用してコマンドラインで quartus_sta コマンドを実行します。
quartus_sta --force_dat

Time Drew unser インターフェイスを使用している場合は、Time Sharm ーで次のコマンドを実行します。
create_timing_netlist -force_dat

この問題は、Quartus® II ソフトウェアの今後のバージョンで修正される予定です。

関連製品

本記事の適用対象: 1 製品

HardCopy™ III ASIC デバイス

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。