記事 ID: 000083259 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/29

エラー (10162): Verilog HDL オブジェクト宣言時のエラー <flile>(4616): 暗黙のネット「perstn_pin」を暗示することはできません</flile>

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 PCIe® IP 向け Arria® 10 Avalon®-ST インターフェイスを使用してプロジェクトをコンパイルすると、このエラーが表示されることがあります。
    解決方法

    を見つけます。 Qsys のバリエーション<>/altera_pcie_a10_hip_150/synth/_alterapcie_a10_hip_150_****.v file (ここで**** はランダムに生成された一連の文字) を選択し、以下の変更を加えます。

    2026 年ラインに、このリセット・シンクロナイザーを追加します。
    //=================================
    シンクロナイザーのリセット
    //=================================

    生成開始: g_rst_sync
    if ((interface_type_integer_hwtcl == 1) ||(include_sriov_hwtcl == 1))開始: g_syncrstn_avmm_sriov
    シンクロナイザーのリセット
    altpcie_reset_delay_sync #(
    .ACTIVE_RESET (0)
    .WIDTH_RST (10)
    .NODENAME (「app_rstn_altpcie_reset_delay_sync_altpcie_a10_hip_hwtcl」)
    .LOCK_TIME_CNT_WIDTH (1)
    ) app_rstn_altpcie_reset_delay_sync_altpcie_a10_hip_hwtcl (
    clk (coreclkout_hip)
    .async_rst (~reset_status)
    .sync_rst (app_rstn[9:0])
    );
    終わり
    終わり
    エンドジェネリック

    4378 行目で、このリセット・シンクロナイザーを削除します。
    シンクロナイザーのリセット
    altpcie_reset_delay_sync #(
    .ACTIVE_RESET (0)
    .WIDTH_RST (10)
    .NODENAME (「app_rstn_altpcie_reset_delay_sync_altpcie_a10_hip_hwtcl」)
    .LOCK_TIME_CNT_WIDTH (1)
    ) app_rstn_altpcie_reset_delay_sync_altpcie_a10_hip_hwtcl (
    clk (coreclkout_hip)
    .async_rst (~reset_status)
    .sync_rst (app_rstn[9:0])
    );

    4612 行目でこの行を変更します。
    .power_on_reset_n (perstn_pin

    次の方法で行ってください。
    .power_on_reset_n (app_rstn[0]

     

    この問題は、Quartus® II ソフトウェアの今後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 3 製品

    インテル® Arria® 10 GT FPGA
    インテル® Arria® 10 GX FPGA
    インテル® Arria® 10 SX SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。