記事 ID: 000083248 コンテンツタイプ: エラーメッセージ 最終改訂日: 2012/12/10

エラー (180000): フラクショナル PLL は複数の LVDS クロックツリーを補正しようとしていますが、補正できるのは 1 つの LVDS クロックツリーのみです (1 か所が影響)

環境

  • インテル® Quartus® II ソフトウェア
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    このエラーメッセージは、トップバンクとボトムバンクのソース同期 SERDES のみをサポートするデバイスファミリーで、サイドバンク PLL を使用してトップバンクまたはボトムバンクで ALTLVDS クロックを駆動しようとしたときに表示されます。

    トップまたはボトムバンクのソース同期 SERDES チャネルを駆動するには、LVDS I/O ピンと同じエッジにある PLL を使用する必要があります。

    解決方法

    これは有効な不適合です。この場所は LVDS を駆動しないため、ユーザーがフラクショナル PLL を FRACTIONALPLL_X0_Y46_N0 に制約する制約伝搬でデザインが失敗します。
    LVDS クロックツリーは、通常、上端と下端にまたがって実行されます。

    関連製品

    本記事の適用対象: 15 製品

    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。