FEC 対応 LL 40GBASE-KR4 IP コアのフェイルシミュレーション

LL 40GbE IP コアの 40GBASE-KR4 バリエーションで FEC をオンにすると、 テストベンチのシミュレーションに失敗し、デフォルトの IP コア・シミュレーション・モデルにエラーが発生する シミュレーション。この問題は、PCS が接続の整合性とデスクローに失敗したために発生します。 車線。

この問題を回避するには、次の値を変更する必要があります。 SYNOPT_FULL_SKEW トップレベルのシミュレーション・ファイル内の RTL パラメーターを次に入力します。 値を 1 に設定します。この変更により、シミュレーション時間が長くなります。

Alteraが提供するテストベンチでこの RTL パラメーターの値を変更するには、 IP コア:

1. を開きます。 /example_testbench/alt_e40_avalon_kr4_tb.sv ファイルを編集できます。
2. ラインを変更する

宛先

この問題は、将来のバージョンの Low Latency 40 および 100-Gbps で修正される予定です。 イーサネット MAC および PHY IP コア。