記事 ID: 000083216 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

40GbE および 100GbE MAC および PHY IP コアでは、Stratix V RX のみの設定でハードウェアのビットエラーを表示

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

12.0 リリースの 40GbE および 100GbE MAC および PHY IP コア インテル® Quartus® II ソフトウェアのうち、Stratix V 向け RX のみの構成 PHY のみのデバイスデザイン、MAC および PHY、または アダプターでは、ハードウェアで高いビット・エラー・レベルが表示される可能性があります。

解決方法

この問題は、インテル® Quartus® ソフトウェアの 12.1 リリースで修正されています。 IP コアにアクセスします。

IP コアの 12.0 リリースでは、周波数を下げる clk_status (100MHz ~ 50MHz のデザインの場合)不正確な結果となります。 クロックレート・モニター (0x001-0x004) およびロック・タイマー (0x011) レジスター

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。