記事 ID: 000083206 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2018/12/19

PCI Express* インテル® FPGA IP の Avalon -MM インテル® Arria® V ハード IP または PCI Express* インテル® FPGA IPの Avalon -MM Cyclone® V ハード IP を使用する場合、どのようにベースアドレスレジスター (BAR) サイズを変更できますか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • Cyclone® V PCI Express* のハード IP インテル® FPGA IP
  • Arria® V PCI Express* のハード IP インテル® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    AVALON -MM インテル® Arria® V PCI Express* インテル® FPGA IP のハード IP または PCI Express* インテル® FPGA IP の Avalon -MM Cyclone® V ハード IP を使用すると、GUI の BAR サイズが固定され「N/A」に設定されることがあります。

    Avalon - IP の MM 構成を使用する場合の BAR サイズは、プラットフォーム・デザイナーによって自動的に設定され、ユーザーが手動で設定することはありません。

     

     

     

    解決方法

    必要な BAR サイズを正しく設定するには:

    まず、IP をプラットフォーム・デザイナーに追加し、必要な BAR レジスターを有効にします

    次に、プラットフォーム・デザイナーで、BAR レジスターポートをデザイン内の必要な他のコンポーネントに接続します。

     

    PCIe* IP を再オープンすると、接続されているコンポーネントに基づいて BAR サイズが自動的に設定されていることがわかります。

    BAR サイズはユーザーが手動で設定することはできません。

    関連製品

    本記事の適用対象: 2 製品

    Arria® V FPGA & SoC FPGA
    Cyclone® V FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。