クリティカルな問題
インテル® Arria® 10 FPGAルートポートが Gen3 速度でホットリセットを発行すると、修正可能なエラーが発生します。PCI* Express* 仕様では修正可能なエラーは発生しません。
インテル Arria 10 ルートポートからエンドポイントにホットリセットが送信された後、エンドポイントはクレジットカウンターをリセットし、利用可能なクレジットをインテル Arria 10 ルートポートに報告します。インテル Arria 10 ルートポートも、エンドポイントとの同期を確保するためにクレジット・カウンター・モジュールをリセットする必要があります。
インテル Arria 10 ルートポートには、クレジットカウンターをリセットするためのリセットメカニズムがありません。ホットリセット・イベントの後、インテル Arria 10 ルートポートの維持されたクレジットカウンターはエンドポイントとの同期を失い、ルートポートからエンドポイントに TLP が送信されません。
この問題の回避策は提案されていません。ルートポート・モード構成で インテル® Arria® 10 FPGAsを使用する場合は、ホットリセットは推奨されません。
インテル Arria 10 ルートポートからホットリセットが発行された場合、ユーザーは nPERST信号がインテル Arria 10 デバイスに適用されていることを確認する必要があります。