記事 ID: 000083202 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/11/09

インテル® Stratix® 10 10GBASE-KR および 40GBASE-KR ハード PCS が PRBS パターンの送信で動かなくなってしまうのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    低レイテンシー 40G 100G イーサネット
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

インテル® Stratix® 10 10GBASE-KR PHY インテル FPGA IPを使用する場合、 低レイテンシー・イーサネット 10G MAC インテル® Stratix® 10 FPGA IP、インテル® Stratix® 10 低レイテンシー 40Gbps イーサネット IP、または L タイル / H タイル・トランシーバー・ネイティブ PHY インテル Stratix 10 FPGA IP (10G または 40G KR モード) では、ハード PCS はデータモードへの再構成時に PRBS パターンの送信にスタックします。

解決方法

この問題を回避するには、オートネゴシエーション (AN) またはリンク・トレーニング (LT) リコンフィグレーションを使用して、この状態をクリアします。

この問題は、インテル® Quartus® Prime 開発ソフトウェアの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。