記事 ID: 000083201 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

IP コアの自動アップグレード時に Interlaken 50G / 100G 設定が変更されるのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    Interlaken
    インテル® FPGA IP 100G Interlaken IP-ILKN/100G
    インテル® FPGA IP 50G Interlaken IP-ILKN/50G
    Interlaken (第 2 世代) インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

Interlaken IP コアの問題により、IP アップグレード後にパラメーター設定が変更されています。

これは、IP アップグレード時に .qsys または .ip ファイルに格納されているパラメーター値がデフォルトに誤って上書きされているためです。

解決方法

この問題を回避するには、IP アップグレード後に Interlaken IP GUI を開き、必要な設定にパラメーターが正しいことを確認します。

この問題は、インテル® Quartus® Prime* バージョン 18.0 で修正されています。

関連製品

本記事の適用対象: 4 製品

Stratix® V FPGA
インテル® Stratix® 10 FPGA & SoC FPGA
Arria® V GZ FPGA
インテル® Arria® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。