記事 ID: 000083200 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/27

複数の物理機能が有効になっている場合、SR-IOV PCI Express* コアを備えたインテル® Arria® 10 Avalon®-ST インターフェイスでは、ノンポステッド・タグ・リクエストはどのように機能しますか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Arria® 10 Cyclone® 10 PCI Express* のハード IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    SR-IOV PCI Express* コアを搭載した インテル® Arria® 10 Avalon®-ST インターフェイスを使用し、複数の物理機能が有効になっている場合、ノンポステッド・リクエストのタグプールは、有効になっているすべての物理ファンクション間で共有されます。

    解決方法

    この追加情報は、今後のユーザーガイドのアップデートで追加される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。