詳細
PCI* Express ピン位置のインテル® Stratix® 10 ハード IP を使用して-2/3 スピードグレードインテル® Stratix® 10 デバイスを対象とした Gen3 PIPE* 構成で、インテル® Stratix® 10 L タイル / H タイル・トランシーバー・ネイティブ PHY をコンパイルすると、このエラーが発生する場合があります。
解決方法
この問題を回避するには、インテル® Stratix® 10 ハード IP で使用されるトランシーバーの位置を避けるか、デバイスの速度グレードを -1 に変更します。
このエラーは、-2 または -3 スピードグレードをターゲットにした場合に、prime 開発ソフトウェア・プロ・エディションのバージョン 17.0、17.1、18.0 インテル® Quartus®使用時に報告されます。
このエラーは、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 18.1 以降修正されています。