記事 ID: 000083195 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/08/22

優先度ベースのフロー制御 (PFC) キューを使用して実装する場合、低レイテンシー・イーサネット 10G MAC インテル® FPGA IPシーケンシャル XON 要求を無視する理由とは?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® FPGA IP 低レイテンシー 10Gbps イーサネット MAC および PHY 機能 IP-10GEUMAC
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Quartus® Prime ソフトウェア・バージョン 18.0.1 以前の問題により、低レイテンシー・イーサネット 10G MAC インテル® FPGA IPは、優先度ベースのフロー制御 (PFC) キューに実装された場合にのみ、最初の XON 要求のみを受け入れます。後続のすべての XON 要求は無視され、一時停止 quanta の期限が切れるか、またはゼロになるまで、残りの一時停止キューは一時停止状態のままです。

    解決方法

    この問題を回避するには、1 つの XON 経由ですべての一時停止キューを同時に再開するか、残りの一時停止された優先順位キューの一時停止クアンタの有効期限が切れるのを待ちます。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 18.1 以降で修正されています。

    関連製品

    本記事の適用対象: 3 製品

    インテル® Cyclone® 10 GX FPGA
    インテル® Stratix® 10 FPGA & SoC FPGA
    インテル® Arria® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。