記事 ID: 000083172 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/10/22

読み取りデータが破損していない場合、CSR レジスターが ECC データのエラーを報告するのはなぜですか?

環境

    UniPHY インテル® FPGA IP 搭載 DDR3 SDRAM コントローラー
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

DDR3 ハード・メモリー・コントローラー (HMC) MegaWizard™ GUI 設定でエラー訂正コード (ECC) と CSR の両方を有効にすると、トラフィック・ジェネレーター・モニターがデータ破損を検出しない場合でも、コンフィグレーション・レジスターとステータス・レジスター (CSR) でビットエラーが報告される場合があります。この差異は、メモリー・コントローラーが初期化されていない場所からデータを読み取るためです。

解決方法

この問題の回避策は、ECC 機能を有効にすると、既知のコンテンツを含むメモリーをロードすることです。

 

 

関連製品

本記事の適用対象: 14 製品

Cyclone® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V FPGA & SoC FPGA
Arria® V GT FPGA
Arria® II GZ FPGA
Cyclone® V FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。