記事 ID: 000083143 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/08/24

IV GX タイミングモデルにMEAB_SEC_LEFT_INPUT遅延が見つからないCyclone

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Quartus® II ソフトウェア・バージョン 10.0 SP1 ~ 12.0 SP1 では、 IV GX タイミングモデルCycloneゼロ遅延の原因となるエラーが含まれています 2 次入力 MUX から M9K メモリーブロックへの 1 つの入力に入力されます。次の情報を提供 正しい遅延は約 100ps~ 200ps です (遅延は ( 動作条件 )遅延は、以下を含むデザインにとって重要です。 低いスラックを持つパス上のMEAB_SEC_LEFT_INPUTエレメント (つまり、 スラックが 200ps 未満のパス)、誤ってゼロになる場合 タイミングモデルの遅延はハードウェア・エラーを引き起こす可能性があります。確認するには この問題が特定のパスに影響を与えるかどうかは、次の手順に従ってください。

    1. パスについては、Time 2 タイミング・アナライザーで [ルーティングを表示 ] オプションをオンにして [Report Timing] を実行する に。
    2. タイミングレポートを確認します。遅延ゼロの問題が影響を受ける 配線にエレメントMEAB_SEC_LEFT_INPUTがある場合のパス パス。
    解決方法

    この問題はインテル® Quartus® II ソフトウェアのバージョンで修正されています。 12.0 SP2。

    この遅延を適切に考慮するには、インテル® Quartus® ソフトウェアにアップグレードしてください。 II ソフトウェア・バージョン 12.0 SP2、およびタイミング解析を再実行します。

    新しいタイミング解析により、影響を受けるパスのスラックを低減できます。 その結果、新しいタイミングエラーが発生する可能性があります。タイミング解析が必要な場合 インテル® Quartus® II ソフトウェア・バージョン 12.0 SP2 に新しいタイミングが導入 エラーが発生した場合、解析と合成を再実行して新たな適合を取得する。 [配置とルート] を選択します。新しいフィット感が追加の遅延を考慮します。 2 番目の入力 MUX に入力します。

    関連製品

    本記事の適用対象: 1 製品

    Cyclone® IV FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。