記事 ID: 000083136 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/05/01

代数ループを持つデザインはエラーメッセージを引き起こす可能性があります

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

Simulink 代数ループを含む DSP Builder のデザイン エラー・メッセージが表示される場合があります。

解決方法

この問題を回避するには、ブロックを追加します。 SampleDelay ブロックへの各入力で ChannelOut 再生を押します。

DSP Builder は、レイテンシーと遅延の分散とバランスをとります。 シミュレーション中に、フィードバック全体に SampleDelay ブロックが表示されるようになりました。 path と Simulink は、代数ループのエラーメッセージを作成しなくなりました。 この回避策は最終的なハードウェアには影響しません。

この問題は今後のバージョンで修正される予定です。 DSP Builder の数。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。