詳細
Quartus® II ソフトウェア・バージョン 11.0SP1 以前を使用して、「FPGA・ファブリック・トランシーバー・インターフェイス幅」を 40 または 66 に設定したStratix® V GX 低レイテンシー PHY のトップレベルにPLL_TYPE ATX を割り当てれば、Quartus® II フィッターのエラーが発生する場合があります。
内部エラー: サブシステム: CUT、ファイル: /quartus/db/cut/cut_stratixv_lc_pll_group.cpp、ライン: 132
altera_xcvr_low_latency_phy
上記の構成では、Low Latency PHY は、ストランと fPLL をインスタンス化します。ATX PLL_TYPE アサインメントは PHY 内で実証された fPLL と競合し、エラーを引き起こします。
この問題を回避するには、次のいずれかの方法で行ってください。
PLL_TYPE ATX 割り当てをtx_pllにのみ割り当てます。
または
Tx PLL ドロップダウン・オプションを備えた Quartus® II ソフトウェア・バージョン 11.1 へのアップグレード。この場合、PLL_TYPE ATX の割り当てを削除する必要があります。