記事 ID: 000083131 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

DDR2 SDRAM DIMM デザインがStratix III FPGA開発キットで動作しないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

MegaWizard から DDR2 SDRAM ハイパフォーマンス・メモリー・コントローラーを生成して DIMM を接続する場合 Stratix® III 開発キットでは、キャリブレーションの段階が失敗し、ユーザーモードに入れないことに気づくでしょう。

DDR2 SDRAM コントローラーを生成すると、生成される SDC ファイル (_phy_ddr_timing.sdc) のパラメーター t のデフォルト値は 0.00 になります。additional_addresscmd_tpd) これは、ボード上でクロックスキューを実行するアドレス / コマンドのパラメーターです。

t (additional_addresscmd_tpd) を 0.000 に設定

Stratix III FPGA開発ボードの場合、この値は 0.750 であるため、SDC ファイルの値を 0.00 から 0.750 に変更する必要があります。

set t(additional_addresscmd_tpd) 0.750

SDC ファイルを更新してインテル® Quartus® ソフトウェアを再コンパイルする® II ソフトウェア・プロジェクトでは、DDR2 SDRAM DIMM がキャリブレーション段階を通過し、インターフェイスが正しく動作します。

関連製品

本記事の適用対象: 1 製品

Stratix® III FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。