記事 ID: 000083130 コンテンツタイプ: トラブルシューティング 最終改訂日: 2016/06/14

PCI Express* リンク・トレーニングが断続的に失敗するのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    バグにより、破損した TS1 の送信により PCI Express® IP コアのハード IP でリンク・トレーニング・エラーが発生する場合があります。

    ハード IP コア LTSSM 状態は、検出とポーリングの間でサイクルします。Config 状態。TS1 が破損しているため、リンクパートナーは Polling.Active 状態にのみ進み、リンク・トレーニングに失敗します。

    解決方法

    ソフト・リセット・コントローラーを使用するように IP を変更するには、以下の関連ソリューションを参照してください。

    この問題は、Quartus® II ソフトウェアの v13.1.2 以降で修正されています。

    関連記事

    関連製品

    本記事の適用対象: 8 製品

    Arria® V GT FPGA
    Arria® V ST SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GX FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。