記事 ID: 000083127 コンテンツタイプ: トラブルシューティング 最終改訂日: 2011/12/20

Arria V PCI Express のハード IP では、Gen1 x8 または Gen2 x4 バリアントの 64 ビット・インターフェイスを選択するとエラーが返されます

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

64 ビット・Avalon・ストリーミング (Avalon-ST) インターフェイスを指定できます Gen1 x8 および Gen2 x4 Arria V PCI Express IP コアのハード IP 向け MegaWizard と Qsys のデザインフローの両方で。ただし、第 1 世代 x8 および Gen2 x4 バリアントには、128 ビット Avalon-ST インターフェイスが必要です。

解決方法

この問題は、Arria V ハードのバージョン 11.1 SP2 で修正されています。 PCI Express IP コアの IP。

関連製品

本記事の適用対象: 1 製品

Arria® V FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。