記事 ID: 000083123 コンテンツタイプ: エラーメッセージ 最終改訂日: 2014/06/05

警告 (10230): *instance_name*_write_datapath.v(118): ターゲットのサイズに合わせてサイズを割り当てた値に対する Verilog HDL アサインメントの警告 (1)

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II で UniPHY IP を使用して DDR2 または DDR3 SDRAM コントローラーをコンパイルする際に、上記の警告が表示されることがあります。

    この警告は、インテル® Quartus® II が「phy_ddio_oct_ena_pre_shift」信号に接続されているレジスターとロジックの一部を合成した場合、この信号の宣言されていないバスが_write_datapath.v ファイルに含まれている場合に生じます。 これにより、OCT 切り替え動作が不正に発生します。

     

    解決方法

    アサインメント前に生成された_write_datapath.v ファイルで、以下のように \'phy_ddio_oct_ena_pre_shift\' 信号を取り上げます。

    wire [AFI_DQS_WIDTH-1:0] phy_ddio_oct_ena_pre_shift;

    関連製品

    本記事の適用対象: 9 製品

    Stratix® V E FPGA
    Stratix® IV GX FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Stratix® IV E FPGA
    Stratix® III FPGA
    Arria® II GZ FPGA
    Stratix® IV GT FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。