クリティカルな問題
詳細
インテル® Quartus® Prime* ソフトウェア・バージョン 18.0 以前の問題により、O_SL_TX_LANES_STABLE信号の処理後に 10G/25G モードでイーサネット・インテル® FPGA IP向け E タイル・ハード IP を使用してパケットを送信する際に、CRC エラーのある不正な形式のパケットを MAC 統計カウンターで検出できます。
解決方法
インテル® Quartus® Prime ソフトウェア・バージョン 18.0 以前でこの問題を回避するには、リンクのリセットまたはパワーアップ後にハードウェア o_sl_tx_lanes_stableで 46610 クロックサイクルまたはハードウェアで 163840 クロックサイクルを待機してから、10G / 25G モードでイーサネットインテル® FPGA IPの E タイルハード IP にジャンボデータパケットを送信します。
この問題は、prime 開発ソフトウェア・プロ・バージョン 18.0.1 インテル® Quartus®以降修正されています。