クリティカルな問題
詳細
インテル® Quartus® Prime ソフトウェア・バージョン 16.0 以降の問題により、インテル® Arria® 10 FPGA低レイテンシー・イーサネット 10G MAC の動的に生成されたマルチレート・デザイン例には、1588 の精度で /-3.2ns のエラーが追加されています。その結果、合計エラーは、ユーザーガイドの主張 (/-3ns) よりも大きい可能性があります。
以下に、影響を受けるマルチレート・デザイン例のバリアントを示します。
- 1G/10G イーサネットと 1588 デザイン例 (インテル Arria 10 FPGA)
- 1588 対応 10M / 100M / 1G / 10G イーサネットのデザイン例 (インテル Arria 10 FPGA)
解決方法
この問題を回避するには、以下の手順に従ってください。
- インテル® Quartus® Prime ソフトウェア v16.0 では、影響を受けるデザイン例を生成した後、このディレクトリー の「\rtl」から altera_eth_multi_channel_1588.sv ファイルを開き、以下の行を変更します。
localparam DEFAULT_NSEC_PERIOD_10G = 4'h3;
localparam DEFAULT_FNSEC_PERIOD_10G = 16'h3333; - インテル Quartus Prime ソフトウェア v16.1 以降では、影響を受けるデザイン例を生成した後で、[インテル Quartus Prime ソフトウェア] メニューから [開く] をクリックして \rtl\altera_eth_1588_tod に移動します。altera_eth_1588_tod_10g.ip を選択して、インテル® 10G 1588 Time-of-day モジュールの IP パラメーター・エディターを起動し、次のパラメーターを更新します。
DEFAULT_NSEC_PERIODから 3
DEFAULT_FNSEC_PERIODから0x00003333
DEFAULT_NSEC_ADJPERIODから 3
0x00003333へのDEFAULT_FNSEC_ADJPERIOD
この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション / スタンダード・エディションのバージョン 18.0 以降で修正されています。