インテル® Arria® 10 またはインテル® Cyclone® 10 Avalon®-MM DMA 128 ビット・インターフェイス PCIe* デザイン例では、次の 2 つの警告メッセージが表示されます。
警告: pcie_example_design。DUT.dma_rd_master / DUT.rd_dts_slave: マスター・データ幅がスレーブ・データ幅より狭いため、マスター・DUT.dma_rd_masterはスレーブ・DUT.rd_dts_slaveに安全に書き込めません。スレーブにバイト可能なサポートを追加して、狭いマスターからの安全な書き込みをサポートします。
警告: pcie_example_design。DUT.dma_rd_master / DUT.wr_dts_slave: マスター・データ幅がスレーブ・データ幅より狭いため、マスター・DUT.dma_rd_masterは安全にスレーブ・DUT.wr_dts_slaveに書き込めません。スレーブにバイト可能なサポートを追加して、狭いマスターからの安全な書き込みをサポートします。
スレーブ DTS 256 ビット・インターフェイスにバイト・イネーブルがない場合でも、マスター DMA 128 ビット・コアに問題はありません。DMA コントローラーは常にホストに偶数の 128 ビットワードを要求します。 完了データが戻ると、IP ロジックは DTS に送信する前に、256 ビットデータを形成する低ビットおよび高い 128 ビット・データを組み合わせます。 したがって、バイト・イネーブル・マスクを使用する必要はありません。
これらの警告は無視しても問題ありません。
この問題は今後のリリースインテル® Quartus® Prime ソフトウェアでは修正されません。