記事 ID: 000083083 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/03/15

PCIEx1 (HIP) の CMU PLL が同じチャネルにある場合、トランシーバー TX シンプレクスが間違ったデータを送信するのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Arria® V および インテル Cyclone® V デバイスの問題により、ハード IP を備えた PCIex1 の CMU PLL が同じトランシーバー・チャネル内にある場合、TX のみモードのトランスミッターが不正なデータを出力する場合があります。TX のみのモードのトランスミッターとハード IP を備えた PCIex1 の CMU PLL は、トランシーバー・チャネル 1 またはトランシーバー・チャネル 4 に一緒に配置することはできません。

解決方法

この問題の回避策はありません。Prime スタンダード・バージョン 18.0 インテル® Quartus®以降、ハード IP を備えた PCIex1 の CMU PLL が TX のみモードのトランスミッターと同じチャネルにある場合、次のエラーメッセージが表示されます。

エラー (20039): TX チャネル < tx_pin~CLUSTER~HSSI_TX_CHANNEL_CLUSTER1 >と PCIE pll が同じデュプレックス・チャネルの位置を共有できない

関連製品

本記事の適用対象: 2 製品

Arria® V FPGA & SoC FPGA
Cyclone® V FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。