記事 ID: 000083065 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/03/20

Quartus® II 13.0 および 13.0sp1 でビデオ・シンク・ジェネレーターをコンパイルする際にエラーが発生する原因について

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェア・バージョン 13.0 および 13.0sp1 の問題により、Video Sync Generator コンポーネントは Verilog で生成された Qsys システムの HDL パラメーターを処理しません。

 

解決方法

この問題を回避するには、altera_avalon_video_sync_generator_hw.tcl ファイル内の以下の 2 行を手動で削除してください。Qsys システムを更新して Qsys システムを再生成します。

package require -exact sopc 9.1

set_module_property ANALYZE_HDL "false"

この問題は、Quartus® II ソフトウェア・バージョン 13.1 から修正されています。

 

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。