デザインで DDR3 または DDR4 インスタンスの作成に SystemVerilog または VHDL generate ステートメントを使用すると、次のクリティカル警告が表示される場合があります。
クリティカル警告: 自動制約スクリプトは、memory インターフェイスの PLL を検出できませんでした。
クリティカル警告: 以下を確認してください。
クリティカル警告: コア 別のコンポーネント (ラッパー) 内でインスタンス化
クリティカル警告: コアがプロジェクトのトップレベルではありません。
クリティカル警告: メモリー・インターフェイス・ピンがプロジェクトのトップレベルにエクスポートされます。
pin_map.tcl ファイルの問題のある行は、次のget_p2c_c2p_clock_uncertainty手順に従います。
set pll_atoms [get_atom_nodes -matching *${instname}|*:arch|*:arch_inst|*:p ll_inst|* -type IOPLL]
pin_map.tcl ファイルを開き、*${instname} を *に置き換えて、再コンパイルします。重要な警告なしにデザインをコンパイルする必要があります。
この問題は、インテル® Quartus® II ソフトウェアの今後のバージョンで修正される予定です。