記事 ID: 000083063 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/09/22

自動制約スクリプトは、&lt instname > メモリー・インターフェイスの PLL を検出できませんでした。

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

デザインで DDR3 または DDR4 インスタンスの作成に SystemVerilog または VHDL generate ステートメントを使用すると、次のクリティカル警告が表示される場合があります。

クリティカル警告: 自動制約スクリプトは、memory インターフェイスの PLL を検出できませんでした。

クリティカル警告: 以下を確認してください。

クリティカル警告: コア 別のコンポーネント (ラッパー) 内でインスタンス化

クリティカル警告: コアがプロジェクトのトップレベルではありません。

クリティカル警告: メモリー・インターフェイス・ピンがプロジェクトのトップレベルにエクスポートされます。

pin_map.tcl ファイルの問題のある行は、次のget_p2c_c2p_clock_uncertainty手順に従います。

set pll_atoms [get_atom_nodes -matching *${instname}|*:arch|*:arch_inst|*:p ll_inst|* -type IOPLL]

解決方法

pin_map.tcl ファイルを開き、*${instname} を *に置き換えて、再コンパイルします。重要な警告なしにデザインをコンパイルする必要があります。

この問題は、インテル® Quartus® II ソフトウェアの今後のバージョンで修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。