記事 ID: 000083020 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

Soft PCS が有効になっている場合、JESD204B IP サンプルデザインのシミュレーションが失敗するのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • JESD
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 15.0 の既知の問題により、ソフト PCS モードで生成された場合、JESD204B IP サンプル・デザインのシミュレーションが失敗する場合があります。

    # パターンチェッカー: 有効なデータが見つかりません!
    # JESD204B Tx コア: Tx リンクエラーが見つかりました!
    # JESD204B Rx コア: OK!
    # TESTBENCH_FAILED: SIM エラーが発生しました。

    このエラーは、ATX PLL のPMA_WIDTH設定が Soft PCS モードのデザイン例に正しく設定されていないために発生します。


     

    解決方法 この問題を回避するには、gen_ed_sim_*.tcl スクリプトの PMA_WIDTH 設定を 20 から 40 に変更してからスクリプトを再実行してください。

    この問題は、インテル® Quartus® II ソフトウェアの今後のバージョンで修正される予定です。

    関連製品

    本記事の適用対象: 3 製品

    インテル® Arria® 10 GT FPGA
    インテル® Arria® 10 GX FPGA
    インテル® Arria® 10 SX SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。