記事 ID: 000083015 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

トランシーバー・デバイスのrx_datain信号に定数 0 または 1 が適用されている場合、シミュレーションでrx_freqlocked信号Altera主張しますか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    はい。トランシーバー・デバイスのrx_datain信号に定数「0」または「1」が適用されている場合、rx_freqlocked信号はシミュレーションAltera®主張します。

    ハードウェアでは、デバイス・ハンドブック で定義されているように、rx_datainポートから回復されたクロックが refclk に対する 100 万個当たり (PPM) のしきい値内にある場合を除き、rx_freqlocked信号は表明されません。

    問題を解決するには、シリコンと同様の動作を行うシミュレーションで、rx_datainポートに「Z」を適用します。

    関連製品

    本記事の適用対象: 6 製品

    Stratix® II GX FPGA
    Stratix® IV GX FPGA
    Arria® II GZ FPGA
    Stratix® IV GT FPGA
    Arria® II GX FPGA
    Arria® GX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。