記事 ID: 000083012 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

デザイン・アシスタントが、FPGAデザインと対応する HardCopy リビジョン間で異なる C104 警告を報告するのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル®Quartus® II ソフトウェアでは、デザイン・アシスタントには制限があるため、FPGAデザインとそれに対応する HardCopy リビジョンに対して異なる C104 警告が生成されることがあります。デフォルトでは、デザイン・アシスタントは 10 ノードについてのみ警告を報告します。

解決方法 この制限を回避するには、Quartus® II 設定ファイルで次のグローバル割り当てを設定します (.qsf):
set_global_assignment -name DRC_DETAIL_MESSAGE_LIMIT 5000

関連製品

本記事の適用対象: 3 製品

HardCopy™ IV GX ASIC デバイス
HardCopy™ IV E ASIC デバイス
HardCopy™ III ASIC デバイス

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。