記事 ID: 000082959 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/09/17

Quartus® Prime 開発ソフトウェア・プロ・エディション 18.0 で RSFEC を有効にすると、イーサネット FPGA IP 向け E タイル・ハード IP によってイーサネット・レートが 10G から 25G に変わるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • イーサネット
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション 18.0 を使用し、[RSFEC オプションにて 1 から 4 つの 10GE/25GE」 または「イーサネット FPGA IP 向け E タイル・ハード IP 向けに 10GE/25GE (オプションの RSFEC および 1588 PTP) コアバリアントで 100GE/25GE または 10GE/25GE を選択] を選択した場合、[RSFEC を有効にする] パラメーターを有効にすると、[イーサネット・レートの選択] パラメーターが自動的に 10G から 25G に切り替わります。

    イーサネット FPGA IP 向け E タイル・ハード IP は、10G チャネルを持つどのバリアントに対しても RSFEC をサポートしていません。

    解決方法

    このコアバリアントでは 10G 速度モードがサポートされていないため、10G イーサネットレートで [RSFEC を有効にする] オプションを選択しないことをお勧めします。サポートされている IP バリアントについては、 イーサネット IP 向け E タイル・ハード IP ユーザーガイド、図 1 を参照してください。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Stratix® 10 FPGA & SoC FPGA
    インテル® Stratix® 10 TX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。