詳細
PCB のレーンを入れ替えて信号配線を改善し、Low Latency 100G Ethernet インテル® Stratix® 10 FPGA IP コアを使用する場合は、インテル Stratix 10 デバイスのピン割り当ても入れ替えないでください。
その代わり、元のStratix 10 デバイスのピン配列を残し、低レイテンシー 100G イーサネット・インテル Stratix 10 FPGA IP コアの PCS がサポートするレーン・リオーダリング機能を使用します。
低レイテンシー 100G イーサネット・インテル Stratix 10 FPGA IP コアがサポートするレーン・リオーダリング機能により、ユーザーはStratix 10 デバイスのピン配列を変更することなく、任意の物理接続を自由にスワップできます。
レーン・リオーダリングは、低レイテンシー 100G イーサネット・インテル Stratix 10 FPGA IP コアで自動的に発生します。追加のレジスター設定は不要です。