記事 ID: 000082947 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/28

デバイスにいくつの×、×6、×2 DQ/ DQS の組み合わせStratix持っていますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 これらの高速メモリー・インターフェイスへのインターフェイス用に IOE に 6 個の I/O レジスターに加えて、Stratixデバイスは、ダブル・データ・レート (DDR) SDRAM および FCRAM とのインターフェイス専用回路も備えています。すべてのStratixデバイスでは、デバイス上部 (I/O バンク 3 および 4) および下部 (I/O バンク 7 および 8) の I/O バンクは DDR SDRAM および FCRAM I/O ピンをサポートします。これらのピンは、×、×6、または×2 の DQ バスモードで DQS 信号をサポートします。

×モードの場合、最大 20 個のプログラマブル DQS および DQ ピンが存在します。I/O バンク 3、4、I/O バンク 7 および 8 には 10 グループです。各グループは、1 個の DQS ピンと 8 個以上の DQ ピンのセットで構成されています (図 66 を参照)。各 DQS ピンは、そのグループ内に 8 個の DQ ピンセットをドライブします。EP1S10 デバイスは、最大 16 個の× DQ ピンをサポートします。表 28 を参照してください。

×6 モードの場合、プログラマブル DQS および DQ ピンは最大 8 つのグループで、I/O バンク 3 および 4 には 4 つのグループ、I/O バンク 7 および 8 には 4 つのグループがあります。各グループは、1 個の DQS と少なくとも 16 個の DQ ピンで構成されます。EP1S20 デバイスは、7 つの×6 グループをサポートします。EP1S10 デバイスは×6 モードをサポートしていません。その他すべてのデバイスは 8 つのグループに対応しています。表 28 を参照してください。

×2 モードでは、プログラマブル DQS および DQ ピンの 4 つのグループがあります。I/O バンク 3 および 4 には 2 つのグループ、I/O バンク 7 および 8 には 2 つのグループがあります。各グループは、1 個の DQS と 32 個以上の DQ ピンで構成されています。

表 1。Stratix デバイスでの DQ & DQS バスモードのサポート
デバイスパッケージ×グループの数×6 グループの数×2 グループの数
EP1S10672 ピン BGA
672 ピン FineLine BGA
12 (1)00
780 ピン FineLine BGA16 (2)04
EP1S20672 ピン BGA
672 ピン FineLine BGA
16 (2)7 (3)4
780 ピン FineLine BGA207 (2)4
EP1S25672 ピン BGA
672 ピン FineLine BGA
16 (3)84
780 ピン FineLine BGA
1,020 ピン FineLine BGA
2084
EP1S30すべての2084
EP1S40すべての2084
EP1S60すべての2084
EP1S80すべての2084
EP1S120すべての2084

表 1 の注:

  1. これらのパッケージには、I/O バンク 3 と 4 に 6 つのグループと、I/O バンク 7 と 8 の 6 つのグループがあります。
  2. これらのパッケージは、I/O バンク 3 と 4 に 8 つのグループと、I/O バンク 7 と 8 で 8 つのグループを持っています。
  3. これらのパッケージは、I/O バンク 3 と 4 に 3 つのグループと、I/O バンク 7 と 8 の 4 つのグループを持っています。

関連製品

本記事の適用対象: 1 製品

Stratix® FPGAs

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。