詳細
これらの高速メモリー・インターフェイスへのインターフェイス用に IOE に 6 個の I/O レジスターに加えて、Stratixデバイスは、ダブル・データ・レート (DDR) SDRAM および FCRAM とのインターフェイス専用回路も備えています。すべてのStratixデバイスでは、デバイス上部 (I/O バンク 3 および 4) および下部 (I/O バンク 7 および 8) の I/O バンクは DDR SDRAM および FCRAM I/O ピンをサポートします。これらのピンは、×、×6、または×2 の DQ バスモードで DQS 信号をサポートします。
×モードの場合、最大 20 個のプログラマブル DQS および DQ ピンが存在します。I/O バンク 3、4、I/O バンク 7 および 8 には 10 グループです。各グループは、1 個の DQS ピンと 8 個以上の DQ ピンのセットで構成されています (図 66 を参照)。各 DQS ピンは、そのグループ内に 8 個の DQ ピンセットをドライブします。EP1S10 デバイスは、最大 16 個の× DQ ピンをサポートします。表 28 を参照してください。
×6 モードの場合、プログラマブル DQS および DQ ピンは最大 8 つのグループで、I/O バンク 3 および 4 には 4 つのグループ、I/O バンク 7 および 8 には 4 つのグループがあります。各グループは、1 個の DQS と少なくとも 16 個の DQ ピンで構成されます。EP1S20 デバイスは、7 つの×6 グループをサポートします。EP1S10 デバイスは×6 モードをサポートしていません。その他すべてのデバイスは 8 つのグループに対応しています。表 28 を参照してください。
×2 モードでは、プログラマブル DQS および DQ ピンの 4 つのグループがあります。I/O バンク 3 および 4 には 2 つのグループ、I/O バンク 7 および 8 には 2 つのグループがあります。各グループは、1 個の DQS と 32 個以上の DQ ピンで構成されています。
| 表 1。Stratix デバイスでの DQ & DQS バスモードのサポート | ||||
| デバイス | パッケージ | ×グループの数 | ×6 グループの数 | ×2 グループの数 |
| EP1S10 | 672 ピン BGA 672 ピン FineLine BGA | 12 (1) | 0 | 0 |
| 780 ピン FineLine BGA | 16 (2) | 0 | 4 | |
| EP1S20 | 672 ピン BGA 672 ピン FineLine BGA | 16 (2) | 7 (3) | 4 |
| 780 ピン FineLine BGA | 20 | 7 (2) | 4 | |
| EP1S25 | 672 ピン BGA 672 ピン FineLine BGA | 16 (3) | 8 | 4 |
| 780 ピン FineLine BGA 1,020 ピン FineLine BGA | 20 | 8 | 4 | |
| EP1S30 | すべての | 20 | 8 | 4 |
| EP1S40 | すべての | 20 | 8 | 4 |
| EP1S60 | すべての | 20 | 8 | 4 |
| EP1S80 | すべての | 20 | 8 | 4 |
| EP1S120 | すべての | 20 | 8 | 4 |
- これらのパッケージには、I/O バンク 3 と 4 に 6 つのグループと、I/O バンク 7 と 8 の 6 つのグループがあります。
- これらのパッケージは、I/O バンク 3 と 4 に 8 つのグループと、I/O バンク 7 と 8 で 8 つのグループを持っています。
- これらのパッケージは、I/O バンク 3 と 4 に 3 つのグループと、I/O バンク 7 と 8 の 4 つのグループを持っています。