詳細
現在のドキュメントでは、HPS ブロックから FPGA ブロックにルーティングされるすべての SPI 信号を定義Cyclone® V SoC とArria® V SoC デバイス。
解決方法
SPI インターフェイス信号の説明と使用方法は以下の通りです。
spim0_txd // 1 ビットの出力データ
//1 ビットの入力データのspim0_rxd
spim0_ss_in_n // マスターモードでは、この信号を使用してバス上のマスター競合を示すことができます。
あなたはそれを高く結びつけることができます。if この機能は使用されません
spim0_ss_oe_n // 1 ビットのデータイネーブル - txd バスのトライステートに使用
spim0_ss_0_n // スレーブ・セレクト出力
spim0_ss_1_n // スレーブ・セレクト出力
spim0_ss_2_n // スレーブ・セレクト出力
spim0_ss_3_n // スレーブ・セレクト出力
この情報は、デバイス・ハンドブック の今後のリリースで更新される予定です。