記事 ID: 000082940 コンテンツタイプ: エラーメッセージ 最終改訂日: 2015/08/10

エラー: avalon_st_adapter.data_format_adapter_0: "Data Symbols per Beat" (outSymbolsPerBeat) 0 が範囲外: 1 ~ 32

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • モジュラー ADC コア・インテル® FPGA
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 15.0 アップデート 2 以前では、Alteraモジュール式 ADC IP コアの Qsys テストベンチを生成する際に、このエラーが表示される場合があります。

    このエラーは、ADC Avalon-ST® シンクにデータポートがないために発生します。Avalon-ST ソースバス機能モデルでは、0 より大きいデータポート幅が必要です。

    解決方法

    このエラーを回避するには、このポートをエクスポートする Qsys システム向けのシンプルなテストベンチのみを生成します。

    関連製品

    本記事の適用対象: 1 製品

    インテル® MAX® 10 FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。