記事 ID: 000082938 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

デザインが SignalTap II ロジック・アナライザーを使用している場合に、正式検証レポート inequi optimizer が表示されるのはなぜですか?

環境

  • 検証
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    デザインで SignalTap® II ロジック・アナライザーを使用している場合、正式な検証では不一致が報告されます。インテル® Quartus® II の正式検証フローは、デザインで SignalTap II ロジック・アナライザーを使用する場合、Cadence Conformal LEC ではサポートされません。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® II FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。