記事 ID: 000082926 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/10/23

ファースト・パッシブ・パラレル (FPP) コンフィグレーション時に、Stratix IV デバイスの VCC 電流が予想以上に高くなるのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

EP4SGX180、EP4SGX230、EP4SGX290 の FPP 構成を実行する場合、 EP4SGX360、EP4SGX530、EP4SE230、EP4SE360、EP4SE530、EP4SE820、EP4S40G2、EP4S40G5、EP4S100G2、EP4S100G3、EP4S100G4、および EP4S100G5 Stratix® IV デバイスでは DCLK 周波数が高く、一部のビットストリーム・パターンにより、コンフィグレーション時の VCC 電流が予想以上に高くなる場合があります。この場合、デバイスはコンフィグレーション後にユーザーモードに失敗するか、ユーザーモードに入るとCRC_ERRORを表明します。

解決方法

上記の障害現象が見つからない場合、システムには影響はありません。お使いのシステムがこの問題の影響を受けていると思われる場合は 、mySupport Alteraお問い合わせください。

関連製品

本記事の適用対象: 3 製品

Stratix® IV GX FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。