記事 ID: 000082925 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/08/22

ソフト・メモリー・インターフェイスの双方向 I/O で使用できない特定のCyclone V デバイスピン

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    この問題は DDR2 および DDR3 製品に影響を与えています。

    次のCyclone V デバイスピンは双方向に使用できません。 ソフト・メモリー・インターフェイス向け I/O (DQ/DQS 信号を含む):

    5CGXBC9 および 5CGXFC9 デバイスの場合:
    • 672 FBGA パッケージ向け AE15 および AE16
    • 896 FBGA パッケージ向け AG19 および AG18
    • 1152 FBGA パッケージ用 AL23 および AK23
    5CGXBC7 および 5CGXFC デバイスの場合:
    • 672 FBGA パッケージ向け AA18 および Y18
    • AG21 および AF20 (896 パッケージ対応)
    解決方法

    この問題の回避策はありません。

    この問題は今後修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    Cyclone® V FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。