記事 ID: 000082852 コンテンツタイプ: トラブルシューティング 最終改訂日: 2006/02/13

Stratixデバイスに非同期 RAM を実装することは可能ですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 Stratixデバイスの TriMatrix メモリーブロックは非同期に読み取ることができます。ただし、ユーザーへの書き込みは同期する必要があります。

同期設計と非同期メモリー設計の詳細については、AN 210: http://www.altera.com/literature/an/an210.pdf での Stratix デザインの非同期から同期へのメモリー変換を参照してください。

関連製品

本記事の適用対象: 1 製品

Stratix® FPGAs

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。