Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 18.0 の Stratix® 10 HDMI IP に問題があるため® 10 HDMI IP デザイン例と Arria®比較して、HDMI Rx が HDMI 2.0 解像度のロックに時間がかかる場合があります。
これは、Stratix 10 FPGAの同期ステート・マシン・ワード・アライメントのrx_std_bitslipboundary_selにおける動作の変化により、追加の遅延が発生したため、HDMI IP Rx が高速なアライメントを達成するのが困難になります。
回避策はありません。
この問題はインテル® Quartus® Prime 開発ソフトウェア・プロ・エディション 18.0 update 1 で修正されています。